日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月30日

出 願 番 号

Application Number:

特願2002-287331

[ST.10/C]:

[JP2002-287331]

出 願 人 Applicant(s):

NECエレクトロニクス株式会社

2003年 4月 8日

特許庁長官 Commissioner, Japan Patent Office



特2002-287331

【書類名】 特許願

【整理番号】 74310410

【提出日】 平成14年 9月30日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/00

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 采女 昌克

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100088328

【弁理士】

【氏名又は名称】 金田 暢之

【電話番号】 03-3585-1882

【選任した代理人】

【識別番号】 100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【選任した代理人】

【識別番号】 100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】 089681

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9710078

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 メモリコントロール装置

【特許請求の範囲】

【請求項1】 半導体記憶装置に接続されるメモリコントロール装置であって、

出力クロック信号を発生するクロック発生回路と、デジタルデータを発生するデータ記憶回路と、このデータ記憶回路から伝送される前記デジタルデータを前記半導体記憶装置にパラレルに出力するm("m"は所定の自然数)個のデータ出力端子と、前記データ記憶回路からm個の前記データ出力端子までパラレルに伝送される前記デジタルデータを前記出力クロック信号に同期して一時保持するm個の出力保持回路と、前記デジタルデータの出力に同期して伝送される出力ストローブ信号を前記半導体記憶装置に出力するn("n"は"m"より少数の所定の自然数)個の信号出力端子と、前記出力クロック信号を所定周期だけ遅延させることで前記出力ストローブ信号を生成してn個の前記信号出力端子に個々に伝送するn個の出力遅延回路と、を有しており、

m個の前記データ出力端子ごとにm個の前記出力保持回路が個々に隣接されており、

n個の前記信号出力端子ごとにn個の前記出力遅延回路が個々に隣接されているメモリコントロール装置。

【請求項2】 m個の前記データ出力端子がn個の前記信号出力端子とともに線状に配列されており、

m個の前記出力保持回路が前記データ出力端子の線状の配列と平行な線状に配列されており、

n個の前記出力遅延回路が前記データ出力端子の線状の配列と前記出力保持回路の線状の配列との中間の領域に配置されている請求項1に記載のメモリコントロール装置。

【請求項3】 半導体記憶装置に接続されるメモリコントロール装置であって、

出力クロック信号を発生するクロック発生回路と、デジタルデータを発生する

データ記憶回路と、このデータ記憶回路から伝送される前記デジタルデータをパラレルに前記半導体記憶装置に出力するm個のデータ出力端子と、前記データ記憶回路からm個の前記データ出力端子までパラレルに伝送される前記デジタルデータを前記出力クロック信号に同期して一時保持するm個の出力保持回路と、前記デジタルデータの出力に同期して伝送される出力ストローブ信号を前記半導体記憶装置に出力するn個の信号出力端子と、前記出力クロック信号を所定周期だけ遅延させることで前記出力ストローブ信号を生成してn個の前記信号出力端子のa("a"は"n"の約数)個ずつに伝送する(n/a)個の出力遅延回路と、を有しており、

m個の前記データ出力端子ごとにm個の前記出力保持回路が個々に隣接されており、

n個の前記信号出力端子のa個ごとに(n/a)個の前記出力遅延回路が個々に 隣接されているメモリコントロール装置。

【請求項4】 半導体記憶装置に接続されるメモリコントロール装置であって、

出力クロック信号を発生するクロック発生回路と、デジタルデータを発生するデータ記憶回路と、このデータ記憶回路から伝送される前記デジタルデータをパラレルに前記半導体記憶装置に出力するm個のデータ出力端子と、前記データ記憶回路からm個の前記データ出力端子までパラレルに伝送される前記デジタルデータを前記出力クロック信号に同期して一時保持するm個の出力保持回路と、前記デジタルデータの出力に同期して伝送される出力ストローブ信号を前記半導体記憶装置に出力するn個の信号出力端子と、前記出力クロック信号を所定周期だけ遅延させることで前記出力ストローブ信号を生成してn個の前記信号出力端子の2個ずつに伝送する(n/2)個の出力遅延回路と、を有しており、

m個の前記データ出力端子ごとにm個の前記出力保持回路が個々に隣接されており、

n個の前記信号出力端子の2個ごとに(n/2)個の前記出力遅延回路が個々に 隣接されているメモリコントロール装置。

【請求項5】 m個の前記データ出力端子がn個の前記信号出力端子ととも

に線状に配列されており、

m個の前記出力保持回路が前記データ出力端子の線状の配列と平行な線状に配列されており、

(n/2)個の前記出力遅延回路が前記データ出力端子の線状の配列と前記出力保持回路の線状の配列との中間の領域に配置されている請求項4に記載のメモリコントロール装置。

【請求項6】 前記出力遅延回路の各々が前記出力ストローブ信号を伝送する2個の前記信号出力端子から等距離の位置に配置されている請求項3ないし5の何れか一項に記載のメモリコントロール装置。

【請求項7】 半導体記憶装置に接続されるメモリコントロール装置であって、

前記半導体記憶装置からデジタルデータが入力されるm個のデータ入力端子と、前記半導体記憶装置から前記デジタルデータに同期した入力クロック信号が入力されるm個の信号入力端子と、前記データ入力端子から前記デジタルデータが伝送されるデータ記憶回路と、m個の前記信号入力端子から個々に伝送される入力クロック信号を所定周期だけ遅延させて入力ストローブ信号を生成するm個の入力遅延回路と、m個の前記データ入力端子から前記データ記憶回路まで伝送される前記デジタルデータをm個の前記入力遅延回路から分配されて伝送される前記入力ストローブ信号に同期して一時保持するm個の入力保持回路と、を有しており、

前記入力遅延回路が前記入力ストローブ信号を出力する位置と前記信号入力端 子との中間の位置に前記入力保持回路が配置されているメモリコントロール装置

【請求項8】 半導体記憶装置に接続されるメモリコントロール装置であって、

前記半導体記憶装置からデジタルデータが入力されるm個のデータ入力端子と

前記半導体記憶装置から前記デジタルデータに同期した入力クロック信号が入力されるn個の信号入力端子と、

前記データ入力端子から前記デジタルデータが伝送されるデータ記憶回路と、

n個の前記信号入力端子から個々に伝送される入力クロック信号を所定周期だけ遅延させて入力ストローブ信号を生成するn個の入力遅延回路と、

m個の前記データ入力端子から前記データ記憶回路まで伝送される前記デジタルデータをn個の前記入力遅延回路から分配されて伝送される前記入力ストローブ信号に同期して一時保持するm個の入力保持回路と、

m個の前記データ入力端子からm個の前記入力保持回路まで前記デジタルデータを個々に伝送するm個のデータ入力配線と、

このデータ入力配線と等長に形成されていてn個の前記入力遅延回路からm個の前記入力保持回路まで前記入力ストローブ信号を個々に伝送するm個の信号入力配線と、

を有しているメモリコントロール装置。

【請求項9】 半導体記憶装置に接続されるメモリコントロール装置であって、

前記半導体記憶装置からデジタルデータが入力されるm個のデータ入力端子と、前記半導体記憶装置から前記デジタルデータに同期した入力クロック信号が入力されるm個の信号入力端子と、n個の前記信号入力端子から個々に伝送される入力クロック信号を所定周期だけ遅延させて入力ストローブ信号を生成するn個の入力遅延回路と、m個の前記データ入力端子から前記データ記憶回路まで伝送される前記デジタルデータをn個の前記入力遅延回路から分配されて伝送される前記入力ストローブ信号に同期して一時保持するm個の入力保持回路と、を有しており、

データ記憶回路に前記データ入力端子から前記デジタルデータが伝送され、

前記入力遅延回路が前記入力ストローブ信号を出力する位置と前記信号入力端子との中間の位置に前記入力保持回路が配置されている請求項1ないし6の何れか一項に記載のメモリコントロール装置。

【請求項10】 半導体記憶装置に接続されるメモリコントロール装置であって、

前記データ記憶回路まで伝送されるデジタルデータが前記半導体記憶装置から

入力されるm個のデータ入力端子と、

前記半導体記憶装置から前記デジタルデータに同期した入力クロック信号が入力されるn個の信号入力端子と、

n個の前記信号入力端子から個々に伝送される入力クロック信号を所定周期だけ遅延させて入力ストローブ信号を生成するn個の入力遅延回路と、

m個の前記データ入力端子から前記データ記憶回路まで伝送されるデジタルデータをn個の前記入力遅延回路から分配されて伝送される前記入力ストローブ信号に同期して一時保持するm個の入力保持回路と、

m個の前記データ入力端子からm個の前記入力保持回路まで前記デジタルデータを個々に伝送するm個のデータ入力配線と、

このデータ入力配線と等長に形成されていてn個の前記入力遅延回路からm個の前記入力保持回路まで前記入力ストローブ信号を個々に伝送するm個の信号入力配線と、

を有している請求項1ないし6の何れか一項に記載のメモリコントロール装置。

【請求項11】 前記データ入力端子と前記データ出力端子とが一体化されており、

前記信号入力端子と前記信号出力端子とが一体化されている請求項9または1 0に記載のメモリコントロール装置。

【請求項12】 前記出力保持回路は、一時保持した前記デジタルデータを前記出力クロック信号の立ち上がりと立ち下がりとの両方に同期して前記データ出力端子に伝送する請求項1ないし6または9ないし11の何れか一項に記載のメモリコントロール装置。

【請求項13】 前記入力保持回路は、一時保持した前記デジタルデータを前記入力ストローブ信号の立ち上がりと立ち下がりとの両方に同期して前記データ記憶回路に伝送する請求項7ないし12の何れか一項に記載のメモリコントロール装置。

【請求項14】 請求項1ないし10の何れか一項に記載のメモリコントロール装置と、

このメモリコントロール装置に接続されている前記半導体記憶装置と、

を有しているデータ処理装置。

【請求項15】 半導体記憶装置との間でデータの授受を行ない、回路コア領域と、回路コア領域を囲むように設けられたインターフェイス領域と、を備えたメモリコントロール装置であって、

前記インターフェイス領域に配置された複数のデータ入出端子及び信号入出端 子と、

前記複数のデータ入出端子に対応して設けられ、前記インターフェイス領域に配置されると共に前記複数のデータ入出端子と第1の配線によって接続され、前記複数のデータ入出端子に前記半導体記憶装置から供給されたデータをストローブ信号に応答して保持する複数のラッチ回路と、

前記インターフェイス領域に配置されると共に前記信号入出端子と第2の配線によって接続され、前記信号入出端子に前記半導体記憶装置から供給された信号を遅延して前記ストローブ信号を生成し、第3の配線を介して前記ストローブ信号を前記ラッチ回路に供給する遅延回路とを備え、

前記第1の配線の配線長と前記第2及び第3の配線長の和とが同一となるよう に前記複数のラッチ回路が配置されていることを特徴とするメモリコントロール 装置。

【請求項16】 前記複数のラッチ回路は、前記複数のデータ入出端子に対して平行に配置されていることを特徴とする請求項15記載のメモリコントロール装置。

【請求項17】 半導体記憶装置との間でデータの授受を行ない、回路コア領域と、回路コア領域を囲むように設けられたインターフェイス領域と、を備えたメモリコントロール装置であって、

前記回路コア領域に配置されクロック信号を発生するクロック発生回路と、 前記インターフェイス領域に配置された複数のデータ入出端子及び信号入出端

前記インダーフエイス領域に配置された複数のデーダ八山端子及び信号八山端子と、 子と、

前記複数のデータ入出端子に対応して設けられ、前記インターフェイス領域に 配置されると共に対応する前記複数のデータ入出端子と接続され、前記複数のデ ータ入出端子に回路コア領域から供給されたデータを前記クロック信号に応答し て供給するラッチ回路と、

前記インターフェイス領域に配置され、前記クロック信号を遅延したストロー ブ信号を生成して前記信号入出端子に供給する遅延回路とを備えることを特徴と するメモリコントロール装置。

【請求項18】 半導体記憶装置との間でデータの授受を行ない、回路コア領域と、回路コア領域を囲むように設けられたインターフェイス領域と、を備えたメモリコントロール装置であって、

前記回路コア領域に配置されクロック信号を発生するクロック発生回路と、

前記インターフェイス領域に配置された複数のデータ入出端子及び信号入出端 子と、

前記複数のデータ入出端子に対応して設けられ、前記インターフェイス領域に 配置されると共に対応する前記複数のデータ入出端子と接続され、前記複数のデ ータ入出端子に前記回路コア領域から供給されたデータを前記クロック信号に応 答して出力する第1のラッチ回路と、

前記インターフェイス領域に配置され、前記クロック信号を遅延した第1の ストローブ信号を生成して前記信号入出端子に供給する遅延回路と、

前記複数のデータ入出端子に対応して設けられ、前記インターフェイス領域に 配置されると共に前記複数のデータ入出端子と第1の配線によって接続され、前 記複数のデータ入出端子に前記半導体記憶装置から供給されたデータを第2のス トローブ信号に応答して保持する複数の第2のラッチ回路と、

前記インターフェイス領域に配置されると共に前記信号入出端子と第2の配線によって接続され、前記信号入出端子に前記半導体記憶装置から供給された信号を遅延して前記第2のストローブ信号を生成し、第3の配線を介して前記第2のストローブ信号を複数の前記第2のラッチ回路に供給する第2の遅延回路とを備え、

前記第1の配線の配線長と前記第2及び第3の配線長の和とが同一となるよう に複数の前記第2のラッチ回路が配置されていることを特徴とするメモリコント ロール装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体記憶装置に対してデジタルデータを入出力するメモリコントロール装置に関し、特に、デジタルデータの入出力がストローブ信号に同期して 実行されるメモリコントロール装置に関する。

[0002]

【従来の技術】

近年、マイクロプロセッサの処理能力が向上し、半導体記憶装置の動作速度がマイクロプロセッサ及び半導体記憶装置を含む処理システムの処理速度のネックとなっている。この高速化された半導体記憶装置に、DDR(Double Data Rate) — SDRAM(Synchronous Dynamic Randam Access Memory)がある。

[0003]

SDRAMは、クロック信号に同期してデジタルデータを入出力するが、さらに、DDR-SDRAMでは、デジタルデータの入出力をクロック信号の立ち上がりと立ち下がりとの両方に同期させることで、その動作を高速化している。

[0004]

このような、DDR-SDRAMとマイクロプロセッサとの間のデータ転送は、メモリコントロール装置を介して行なわれている(例えば、特許文献1参照)。

[0005]

【特許文献1】

特開平2001-331365号公報

DDR-SDRAMにメモリコントロール装置を介してデータを書き込む場合に、DDR-SDRAMは、メモリコントロール装置からクロック信号に同期して出力されたデータを、メモリコントロール装置から出力されたストローブ信号のエッジに応答して取り込む。そのため、メモリコントロール装置は、図12に示すように、クロック信号を遅延させてストローブ信号を生成し、当該ストローブ信号とデータと出力する必要性がある。

[0006]

また、DDR-SDRAMからメモリコントロール装置を介してデータを読み

出す場合に、DDR-SDRAMは、メモリコントロール装置へクロック信号に同期したデータと、当該クロック信号とを出力する。そのため、メモリコントロール装置は、DDR-SDRAMにデータを書き込む場合と同様に、図12に示すように、データを取り込むためにDDR-SDRAMが出力したクロック信号を遅延してストローブ信号を生成し、当該ストローブ信号に応答してデータを取り込む必要がある。

[0007]

このような、メモリコントロール装置200の内部構成について説明する。なお、説明を簡単にするため、DDR-SDRAMにメモリコントロール装置を介してデータを書き込む場合に使用されるブロックを図10に、DDR-SDRAMからメモリコントロール装置を介してデータを読み出す場合に使用されるブロックを図11に分けて、別々に説明をする。なお、メモリコントロール装置200は、回路コア領域202及び回路コア領域の周囲に設けられたインターフェイス領域203とを有し、回路コア領域202には、データ記憶回路211、クロック発生回路212、出力遅延回路213が形成され、インターフェイス領域203には、データ入出端子215、信号入出端子216、初段フリップフロップ(初段FF)、終段フリップフロップ(終段FF)218、入力遅延回路219、データ遅延回路220が形成されているものとする。

[0008]

ここで、メモリコントロール装置200の構成要素について、簡単に説明する

[0009]

データ記憶回路211は、例えば、キャッシュレジスタからなり、データ入出端子215から入出力されるデジタルデータを記憶する。クロック発生回路212は、PLL(Phase Locked Loop)回路からなり、クロック信号を発生・出力する。出力遅延回路は、クロック発生回路212からのクロック信号を受け、クロック信号を所定量、例えば1/4周期、遅延した遅延クロック信号を出力する。信号入出端子216は、所定のビット数、例えば8ビット、のデータ入出端子215毎に設けられ、メモリコントローラからDDR-SDRAMへデータを出力

する時には遅延クロック信号を受け、DDR-SDRAMからメモリコントローラがデータを受け取るときには、DDR-SDRAMからのクロック信号を受ける。初段FF217は、データ入出端子215に供給されたデータ信号を遅延回路220を介して受け取り、入力遅延回路219からのストローブ信号に応答してデータ信号を取りこむ。終段FF218は、データ記憶回路211からのデータをクロック発生回路21からのクロック信号に応答して取りこみ、信号線225を介してデータ入出端子215に供給する。入力遅延回路219は、信号入出端子にDDR-SDRAMから供給されたクロック信号を遅延しストローブ信号を生成する。データ遅延回路220は、データ入出端子に供給されたデータを配線222を介して受け取り所定時間遅延した後配線223を介して初段FF217に供給する。

[0010]

次に、DDR-SDRAMにメモリコントロール装置を介してデータを書き込む場合について、図10を参照しながら説明する。

[0011]

メモリコントロール装置200は、データ記憶回路211に保持されたデータを終段FF218に保持し、配線225及び入出端子215を介してDDR-SDRAMに出力する。このとき、クロック発生回路212が発生するクロック信号をCTS(Clock Tree Synthesis)によってスキュー調整されたクロック信号が終段FF218のクロック端子に入力されるため、データ書き込みに使用される全ての終段FF218は同一のタイミングでデータを保持し、保持したデータをデータ入出端子に出力することができる。なお、複数の終段FF218と複数のデータ入出端子に出力することができる。なお、複数の終段FF218と複数のデータ入出端子215との間の複数の配線225は全て等距離に設計されているものとする。

[0012]

ここで、メモリコントロール装置200は、DDR-SDRAMに対して、クロック信号を所定時間、たとえば1/4周期遅延したストローブ信号を出力しなければならないため、コア回路領域202内にクロック発生回路からのクロック信号を受け、当該クロック信号を遅延したストローブ信号を生成する出力遅延回

路を有している。ストローブ信号は、クロック信号と同様にCTSによりスキュー調整されて終段FF218に供給され、信号入出端子216からDDR-SDRAMに供給される。

[0013]

このようにして、メモリコントロール装置200からデータとストローブ信号がDDR-SDRAMに供給され、DDR-SDRAMはストローブ信号に応答してデータを取り込むことができる。

[0014]

続いて、DDR-SDRAMからメモリコントロール装置を介してデータを読み出す場合について、図11を参照しながら説明する。

[0015]

メモリコントロール装置200は、DDR-SRAMから出力されたデータ及びクロック信号を、データ入出端子215及び信号入出端子216を介して受け取る。データ入出端子215に入力されたデータは、配線2211を介してデータ遅延回路220に供給され、Skew調整された後に配線2212を介して初段FF217に供給される。信号入出端子216に入力されたクロック信号は、配線222を介して入力遅延回路219に供給され、入力遅延回路219によって、例えば1/4周期遅延したストローブ信号を配線223を介して初段FF217のクロック端子に供給する。初段FF217は、入力遅延回路219からのストローブ信号に応答してデータ遅延回路220を介して供給されたデータをラッチする。

[0016]

ここで、データ遅延回路220は、入力遅延回路219の出力端OUTから各初段FF217のクロック端子までの距離が異なることによるタイミングずれを調整するために設けられ、各初段FF217に対応して設けられると共に、それぞれ別個に遅延量を設定されスキュー調整が行なわれる。

[0017]

このようにして、DDR-SDRAMからデータ及びクロック信号がメモリコントロール装置200に供給され、メモリコントロール装置200はクロック信

号を遅延したストローブ信号に応答して、データ遅延回路 2 2 0 により遅延されたデータを取り込むことができる。

[0018]

【発明が解決しようとする課題】

しかしながら、図10に示されたメモリコントロール装置では、データを同期させるクロック信号を発生するクロック発生回路212と、クロック信号を遅延させたストローブ信号を生成する出力遅延回路とが、回路コア領域202に設けられ、クロック信号とストローブ信号とがそれぞれCTSを用いてインターフェイス領域203の終段FF218を介してデータ入出端子218及び信号入出端子216に供給されている。

[0019]

このとき、クロック信号とストローブ信号とは信号の発生源が異なっているために、別々にCTSが適用され、クロック信号とストローブ信号との間のスキューについては別途会わせる必要があり、単独でのCTSに比較して、これら信号間のスキューが悪化する問題がある。また、クロック信号とストローブ信号という複数の信号に対してCTSを適用することにより、複数のクロックツリーをインターフェイス領域に張り巡らすことになり、チップ面積の増大と設計自由度の低下とが発生する。

[0020]

さらに、図11に示されたメモリコントロール装置では、入力遅延回路219の出力から各初段FF217までの配線長が異なるため、データ遅延回路220を各初段FF217に対応して設ける必要があるため回路構成が大きくなると共に、各データ遅延回路220に対してそれぞれ遅延量を設定するという大きな工数がかかる。そのため、チップ面積が増大し、チップ作成にかかる時間が増加するという問題が発生する。

[0021]

したがって、本発明では、チップ面積及び作成時間を増大させること無く、DDR-SDRAMとの間のデータ授受を確実に行うことができるメモリコントロール装置を提供することを目的とする。

[0022]

【課題を解決するための手段】

本発明の第1のメモリコントロール装置は、データ記憶回路、クロック発生回路、m個のデータ出力端子、m個の出力保持回路、n個の信号出力端子、n個の出力遅延回路、を有しており、データ記憶回路が発生するデジタルデータを出力ストローブ信号とともに出力する。

[0023]

その場合、クロック発生回路は、出力クロック信号を発生し、m個の出力保持回路は、データ記憶回路からm個のデータ出力端子までパラレルに伝送されるデジタルデータを出力クロック信号に同期して一時保持するので、このm個のデータ出力端子は、データ記憶回路から出力保持回路を介して伝送されるデジタルデータを半導体記憶回路にパラレルに出力する。同時に、n個の出力遅延回路は、出力クロック信号を所定周期だけ遅延させることで出力ストローブ信号を生成してn個の信号出力端子に個々に伝送し、このn個の信号出力端子は、伝送される出力ストローブ信号を半導体記憶回路に出力するので、これでデジタルデータと出力ストローブ信号とが半導体記憶回路に出力される。

[0024]

ただし、m個のデータ出力端子ごとにm個の出力保持回路が個々に隣接されており、m個の信号出力端子ごとにm個の出力遅延回路が個々に隣接されている。このため、出力保持回路からデータ出力端子までの配線長と出力遅延回路から信号出力端子までの配線長とを同等とし、出力保持回路からデータ出力端子まで伝送されるデジタルデータと出力遅延回路から信号出力端子まで伝送される出力ストローブ信号との遅延を同等とすることができる。

[0025]

本発明の第2のメモリコントロール装置では、(n/a)個の出力遅延回路が、 出力クロック信号を所定周期だけ遅延させることで出力ストローブ信号を生成してn個の信号出力端子のa個ずつに伝送するが、n個の信号出力端子のa個ごとに(n/a)個の出力遅延回路が個々に隣接されている。このため、出力保持回路からデータ出力端子までの配線長と出力遅延回路から信号出力端子までの配線長 とを同等とし、出力保持回路からデータ出力端子まで伝送されるデジタルデータ と出力遅延回路から信号出力端子まで伝送される出力ストローブ信号との遅延を 同等とすることができる。

[0026]

本発明の第3のメモリコントロール装置では、(n/2)個の出力遅延回路が、 出力クロック信号を所定周期だけ遅延させることで出力ストローブ信号を生成してn個の信号出力端子の2個ずつに伝送するが、n個の信号出力端子の2個ごとに(n/2)個の出力遅延回路が個々に隣接されている。このため、出力保持回路からデータ出力端子までの配線長と出力遅延回路から信号出力端子までの配線長と出力遅延回路から信号出力端子までの配線長と出力遅延回路から信号出力端子まで伝送されるデジタルデータと出力遅延回路から信号出力端子まで伝送される出力ストローブ信号との遅延を同等とすることができる。

[0027]

本発明の第4のメモリコントロール装置は、データ記憶回路、m個のデータ入力端子、n個の信号入力端子、n個の入力遅延回路、m個の入力保持回路、を有しており、半導体記憶回路から入力ストローブ信号とともに入力されるデジタルデータをデータ記憶回路で取得する。

[0028]

その場合、m個のデータ入力端子は、半導体記憶回路からデジタルデータが入力され、n個の信号入力端子は、半導体記憶回路からデジタルデータに同期した入力クロック信号が入力される。デジタルデータは、m個のデータ入力端子からm個の入力保持回路まで個々に伝送され、入力ストローブ信号は、n個の入力遅延回路からm個の入力保持回路まで個々に伝送される。n個の入力遅延回路は、n個の信号入力端子から個々に伝送される入力クロック信号を所定周期だけ遅延させて入力ストローブ信号を生成し、m個の入力保持回路は、m個のデータ入力端子からデータ記憶回路まで伝送されるデジタルデータをn個の入力遅延回路から分配されて伝送される入力ストローブ信号に同期して一時保持するので、これで入力ストローブ信号とともに入力されるデジタルデータがデータ記憶回路で記憶される。

[0029]

ただし、入力遅延回路が入力ストローブ信号を出力する位置と信号入力端子との中間の位置に入力保持回路が配置されているので、データ入力端子から入力保持回路まで伝送されるデジタルデータと入力遅延回路から入力保持回路まで伝送される入力ストローブ信号との遅延が同等である。

[0030]

本発明の第5のメモリコントロール装置は、データ記憶回路、m個のデータ入力端子、n個の信号入力端子、n個の入力遅延回路、m個の入力保持回路、m個のデータ入力配線、m個の信号入力配線、を有しており、m個のデータ入力配線は、m個のデータ入力端子からm個の入力保持回路までデジタルデータを個々に伝送し、m個の信号入力配線は、n個の入力遅延回路からm個の入力保持回路まで入力ストローブ信号を個々に伝送する。

[0031]

ただし、m個のデータ入力配線とm個の信号入力配線とが等長に形成されているので、データ入力端子から入力保持回路まで伝送されるデジタルデータと入力 遅延回路から入力保持回路まで伝送される入力ストローブ信号との遅延が同等である。

[0032]

なお、本発明で云う各種の構成要素は、かならずしも個々に独立した存在である必要はなく、複数の構成要素が1個の部材として形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等も可能である。

[0033]

また、本発明で云う出力クロック信号とは、出力ストローブ信号を生成するためにデジタルデータと同期して出力される信号であり、これとは別個にシステムクロック信号などが出力されることが可能である。同様に、入力クロック信号とは、入力ストローブ信号を生成するためにデジタルデータと同期して入力される信号であり、これとは別個にシステムクロック信号などが入力されることが可能である。

[0034]

【発明の実施の形態】

[実施の形態の構成]

本発明の実施の一形態を図面を参照して以下に説明する。本実施の形態のデータ処理装置(図示せず)は、メモリコントロール装置100と半導体記憶装置であるDDR-SDRAM(図示せず)からなり、このDDR-SDRAMとメモリコントロール装置100とが接続されている。

[0035]

このメモリコントロール装置100では、図3に示すように、矩形の回路基板 101の中央に回路コア102が形成されており、この回路コア102以外の周 辺部分にインターフェイス領域103が形成されている。回路コア102は、内 部ロジック領域からなり、データ記憶回路121、クロック発生回路122、遅 延調整回路123、等が形成されている。

[0036]

回路コア102のデータ記憶回路121は、例えば、キャッシュレジスタからなり、デジタルデータを更新自在に記憶する。クロック発生回路122は、PLL (Phase Locked Loop)回路からなる。

[0037]

インターフェイス領域103は、回路コア102とDDR-SDRAMとの通信を仲介する各種回路からなり、データ入出端子105、信号入出端子106、初段FF107、終段FF108、入力遅延回路111、出力遅延回路112、が配置されている。

[0038]

より具体的には、矩形の回路基板101の四辺の近傍には、図1ないし図3に示すように、データ入力端子およびデータ出力端子を兼用したm個のデータ入出端子105と、信号入力端子および信号出力端子を兼用したn個の信号入出端子106とが、線状に配列されている。

[0039]

本形態のメモリコントロール装置100は、8ビットを単位としてデジタルデ

ータを入出力するので、図1および図2に示すように、8個のデータ入出端子105ごとに1個の信号入出端子106の割合で、m個のデータ入出端子105とn個の信号入出端子106とが配列されている。

[0040]

データ入出端子105は、回路コア102のデータ記憶回路121で取得されるデジタルデータがDDR-SDRAMから入力され、回路コア102のデータ記憶回路121が発生するデジタルデータをDDR-SDRAMに出力する。信号入出端子106は、後述する入力クロック信号がDDR-SDRAMから入力され、出力ストローブ信号をDDR-SDRAMに出力する。

[0041]

図3に示すように、このデータ入出端子105および信号入出端子106の線状の配列より内側で回路コア102より外側の位置には、入力保持回路であるm個の初段FF107と出力保持回路であるm個の終段FF108とが線状に配列されている。

[0042]

図2に示すように、m個のデータ入出端子105とm個の初段FF107とは、m個のデータ入力配線109で個々に結線されており、m個のデータ入出端子105とm個の終段FF108とは、m個のデータ出力配線110で個々に結線されている。

[0043]

初段FF107は、データ入出端子105から入力されて回路コア102のデータ記憶回路121に取得されるデジタルデータを一時保持し、終段FF108は、回路コア102のデータ記憶回路121が発生するデータ入出端子105から出力されるデジタルデータを一時保持する。

[0044]

なお、図1に示すように、m個の終段FF108はm個のデータ入出端子105と個々に隣接する位置に配置されており、データ入出端子105と終段FF108とは単純に直線状のデータ出力配線110で結線されている。しかし、詳細には後述するが、図2に示すように、m個の初段FF107はm個のデータ入出

端子105と個々に隣接する位置には配置されておらず、データ入出端子105 と初段FF107とは、所定形状に形成されたデータ入力配線109で結線され ている。

[0045]

本形態のメモリコントロール装置100では、図1に示すように、n個の信号 入出端子106の2個ごとに(n/2)個の出力遅延回路112が隣接されており 、図3に示すように、データ入出端子105および信号入出端子106の線状の 配列と、初段FF107および終段FF108の線状の配列との中間の領域に、 DLLなどからなるn個の入力遅延回路111および(n/2)個の出力遅延回路 112が配置されている。

[0046]

入力遅延回路 1 1 1 は、信号入出端子 1 0 6 に入力される入力クロック信号を 1 / 4 周期などの所定周期だけ遅延させて入力ストローブ信号を生成し、この入力ストローブ信号を初段 F F 1 0 7 に伝送する。出力遅延回路 1 1 2 は、回路コア 1 0 2 のクロック発生回路 1 2 2 から伝送される出力クロック信号を 1 / 4 周期などの所定周期だけ遅延させて出力ストローブ信号を生成し、この出力ストローブ信号を信号入出端子 1 0 6 に伝送する。

[0047]

なお、入力遅延回路 1 1 1 および出力遅延回路 1 1 2 には、回路コア 1 0 2 の遅延調整回路 1 2 3 が結線されており、この遅延調整回路 1 2 3 によりコントロール信号 "CONT1, CONT2" で遅延周期が設定される。

[0048]

本形態のメモリコントロール装置100では、図1に示すように、n個の出力 遅延回路112がn個の信号入出端子106の2個ずつにn個の信号出力配線1 15で結線されているが、この信号出力配線115がデータ出力配線110と等 長に形成されている。

[0049]

また、図2に示すように、n個の信号入出端子106とn個の入力遅延回路1 11とはn個の信号入力配線117で結線されており、n個の入力遅延回路11 1がm個の初段FF107の8個ずつにm個の信号入力配線118で結線されている。

[0050]

ただし、初段FF107は、入力遅延回路111が入力ストローブ信号を出力する位置とデータ入出端子105との中間の位置に配置されているので、信号入力配線117,118の合計とデータ入力配線109とは、接続されている初段FF107ごとに等長に形成されている。

[0051]

なお、図2では図示を簡単とするため、初段FF107を4個ずつのブロックとして配置しているが、図4に示すように、実際には入力遅延回路111が入力ストローブ信号を出力する位置とデータ入出端子105との中間の位置に個々に配置されている。

[0052]

また、本形態のメモリコントロール装置100では、信号入力配線1180入力遅延回路111から所定位置131までの配線長と、データ入力配線109の縦方向での配線長とが同等に形成されているので、図2に示すように、初段FF107ごとに信号入力配線118とデータ入力配線109との横方向の配線長が " $L_1 = L_2$, $L_3 = L_4$, …" のように同等とされている。

[0053]

ここで、データ入出端子及び信号入出端子の位置はチップによって固定となっているため、設計により位置を変更することができる遅延回路とFFの配置について説明する。

[0054]

まず最初に、データ出力時の出力遅延回路112と終段FF108の配置について説明する。図1に示すように、出力遅延回路112は、出力遅延回路112 の出力端の位置が、隣り合う信号入出端子106の縦方向(Y方向)の中間となる位置に配置される。また、終段FF108は、データ入出端子105に対応してデータ入出端子105と等距離になるように配置される。このとき、終段FF108から入出端子までの配線長と、出力遅延回路112の出力端子から信号入

出端子106までの配線長は略同一とされる。なお、出力遅延回路112の出力端子から信号入出端子106までの配線115の縦方向の距離のskewが設計値の範囲にあれば、出力遅延回路112の出力端子から信号入出端子106までの距離は同一でなくともよいが、設計の自由度を確保するため同一であることが望ましい。

[0055]

このとき、出力遅延回路112と終段FF108に供給されるクロック信号の位相はCTSにより同一になるように制御されているため実質的にskewは無くなる。したがって、出力遅延回路122の遅延時間のみをコントロール信号CONT1によって調整することにより、例えばデータ信号(クロック信号に同期している)に対して1/4周期ずれたストローブ信号を精度良く生成することが可能となる。

[0056]

次に、データ入力時のとFFの配置について説明する。図2に示すように、入 力遅延回路111の入力端子を信号入出端子106の位置と合わせ入力遅延回路 111の位置を決める。続いて、初段FF107を対応するデータ入出端子10 5とDLLの出力端子との距離が同一となる位置に配置する。このように配置す ることによって、データ入出端子105から初段FF107までの横方向(※方 向)の配線長と信号入出端子106から初段FF107までの横方向の配線長は 略同一となり、入力遅延回路111の出力端子から初段FF107までの縦方向 の配線長とデータ入出端子105から初段FF107までの縦方向(Y方向)の 配線長とは同一になる。したがって、配線のskewをなくすことができ、入力 遅延回路111によってストローブ信号からskewを含まない精度の高い位相 ずれクロック信号を生成することができる。なお、入力遅延回路111の遅延時 間はコントロール信号CONT2によって、例えば、1/4周期に制御される。 また、初段FF107を、データ入出端子105に対して平行になるように配置 し、横方向(X方向)にFFをずらすことなく、縦方向(Y方向)にのみFFを ずらすことによって配線長を調整することにより、縦方向のみを変数として扱え ば良くなるため設計が容易になる。

[0057]

[実施の形態の動作]

上述のような構成において、本実施の形態のメモリコントロール装置100は、DDR-SDRAMから入力クロック信号とともに入力されるデジタルデータを回路コア102のデータ記憶回路121で取得することができ、回路コア102のデータ記憶回路121が発生するデジタルデータを出力ストローブ信号とともにDDR-SDRAMに出力することができる。

[0058]

より詳細には、本実施の形態のメモリコントロール装置100がDDR-SDRAMからデジタルデータを取得する場合、m個のデータ入出端子105にデジタルデータがパラレルに入力されるとともに、このデジタルデータに同期した入力のロック信号がm個の信号入出端子106にパラレルに入力される。

[0059]

m個のデータ入出端子105に入力されたデジタルデータは、m個のデータ入力配線109によりm個の初段FF107まで個々に伝送され、n個の信号入出端子106に入力された入力クロック信号は、n個の信号入力配線117によりn個の入力遅延回路111まで個々に伝送される。

[0060]

この入力遅延回路111は、図12に示すように、入力クロック信号を所定周期だけ遅延させて入力ストローブ信号を生成するので、この入力ストローブ信号は、信号入力配線118によりm個の初段FF107まで伝送される。これらの初段FF107は、ストローブ信号に同期したタイミングでデジタルデータを一時保持するので、この初段FF107に一時保持されたデジタルデータが回路コア102のデータ記憶回路121に取得される。

[0061]

また、本実施の形態のメモリコントロール装置100がDDR-SDRAMにデジタルデータを出力する場合は、回路コア102のクロック発生回路122が出力クロック信号を発生するので、この出力クロック信号がm個の終段FF108とn個の出力遅延回路112とに伝送される。なお、このように終段FF10

8と出力遅延回路112とに伝送される出力クロック信号は、CTSによりスキュー調整されている。

[0062]

そこで、m個の終段FF108は、データ記憶回路121が発生するデジタルデータを出力クロック信号に同期して一時保持するので、これでm個のデータ入出端子105からデジタルデータが出力クロック信号に同期してDDR-SDRAMに出力されることになる。

[0063]

このとき、出力遅延回路112は出力クロック信号を所定周期だけ遅延させて 出力ストローブ信号を生成し、この出力ストローブ信号を信号入出端子106か ら出力するので、DDR-SDRAMは、出力ストローブ信号に同期してデジタ ルデータを記憶することができる。

[0064]

[実施の形態の効果]

本形態のメモリコントロール装置100では、上述のようにDDR-SDRA Mにデジタルデータを出力するとき、データ入出端子105から出力されるデジタルデータを終段FF108で出力クロック信号に同期して一時保持すると同時に、出力クロック信号に同期して出力遅延回路112から信号入出端子106に出力ストローブ信号を伝送する。

[0065]

そして、本形態のメモリコントロール装置100では、図1に示すように、n個の信号入出端子106の2個ごとに(n/2)個の出力遅延回路112が隣接されており、n個の出力遅延回路112がデータ入出端子105の線状の配列と終段FF108の線状の配列との中間の領域に配置されている。

[0066]

このため、終段FF108およびデータ入出端子105を結線するデータ出力 配線110と、出力遅延回路112および信号入出端子106を結線する信号出 力配線115とが等長であり、出力されるデジタルデータと出力ストローブ信号 とを正確に同期させることができる。 [0067]

しかも、本形態のメモリコントロール装置100では、(n/2)個の出力遅延回路112が出力ストローブ信号をn個の信号入出端子106の2個ずつに伝送するので、出力遅延回路112の個数が半減されて回路規模が削減されている。

[0068]

また、本形態のメモリコントロール装置100では、上述のように入力される デジタルデータを取得するとき、入力クロック信号に同期して入力遅延回路11 1から初段FF107に出力ストローブ信号を伝送し、この出力ストローブ信号 に同期してデータ入出端子105のデジタルデータを初段FF107で一時保持 する。

[0069]

そして、本形態のメモリコントロール装置100では、図2に示すように、m個のデータ入力配線109とm個の信号入力配線117,118の合計とが等長に形成されているので、データ入出端子105から初段FF107まで伝送されるデジタルデータと信号入力端子106から入力遅延回路111までと入力遅延回路111と初段FF107までの遅延が同等であり、デジタルデータと入力ストローブ信号との間のskewをなくすことができる。

[0070]

本形態のメモリコントロール装置100では、専用のデータ遅延回路などを必要とすることなく、DDR-SDRAMに出力するデジタルデータと出力ストローブ信号とを正確に同期させることができ、DDR-SDRAMから入力するデジタルデータと入力ストローブ信号も正確に同期させることができるので、その回路規模が削減されてチップ面積が縮小されており、その設計および製造も容易なので生産性も良好である。

[0071]

[実施の形態の変形例]

本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、本実施の形態では(n/2)個の出力遅延回路112とn個の信号入出端子106とをn個の信号出力配線115で結線するこ

とにより、回路規模を削減するとともに無駄なく信号出力配線115とデータ出力配線110とを等長とすることを例示したが、図5に示すように、n個の出力遅延回路112とn個の信号入出端子106とをn個の信号出力配線115で結線することも可能である。

[0072]

この場合、信号出力配線115とデータ出力配線110とが略同一となるように、出力遅延回路112と終段FF108とは近傍に配置される。詳細には、出力遅延回路112は、出力遅延回路112の出力端の位置が、信号入出端子106の位置となるように配置される。また、終段FF108は、データ入出端子105に対応してデータ入出端子105と等距離になるように配置される。このとき、終段FF108から入出端子までの配線長と、出力遅延回路112の出力端子から信号入出端子106までの配線長は略同一とされる。本例では、出力遅延回路112が個々の信号入出端子に対応して設けられているため、配線115の総方向(Y方向)の配線長による誤差を含まないため、縦方向の配線を考慮することなく精度良くデジタルデータと出力ストローブ信号とのskewをなくすことができる。

[0073]

また、信号入出端子106毎に出力遅延回路112を有するので、出力ストローブ信号を緻密に制御することが可能である。なお、信号出力配線115とデータ出力配線110とを完全に長長にすることが必要な場合には、計算量が増加するものの、信号出力配線115を引き廻す、またはデータ出力配線110を引き廻すことにより、それぞれの配線長を同等にすることができる。

[0074]

さらに、上記形態では信号入出端子106と終段FF108との線状の配列の中間の領域に入力遅延回路111および出力遅延回路112を線状に配列することを例示したが、図6に示すように、信号入出端子106の線状の配列と終段FF108の線状の配列と入力遅延回路111および出力遅延回路112の線状の配列とを順番に位置させることも可能である。

[0075]

当然ながら、図7に示すように、n個の出力遅延回路112とn個の信号入出端子106とをn個の信号出力配線115で結線する構造で、信号入出端子106の線状の配列と終段FF108の線状の配列と入力遅延回路111および出力遅延回路112の線状の配列とを順番に位置させることも可能である。

[0076]

なお、実際には終段FF108の回路サイズは出力遅延回路112より大幅に小さいため、図7に示すように、信号入出端子106の線状の配列と終段FF108の線状の配列と入力遅延回路111および出力遅延回路112の線状の配列とを順番に位置させた場合、出力遅延回路112を信号入出端子106に極度に近接させることができる。この場合、信号出力配線115とデータ出力配線110とを略等長とすることができ、出力するデジタルデータと出力ストローブ信号との位相ズレを公差範囲とすることが可能である。

[0077]

また、上記形態ではデータ入出端子105と初段FF107とをコ字形状に引き回したデータ入力配線109で接続するとともに、入力遅延回路111と初段FF107もコ字形状に引き回した信号入力配線118で接続することを例示したが、図8に示すように、データ入力配線109と信号入力配線118とをクランク形状に形成することも可能であり、図9に示すように、データ入力配線109と信号入力配線118との一方をコ字形状に引き回すとともに他方をクランク形状に形成することも可能である。

[0078]

ただし、初段FF107に対するデータ入力配線109と信号入力配線118 との接続方向を同一とした方が、前述のように、その配線長を横方向のみで管理 して同等とすることが容易である。しかし、初段FF107に対するデータ入力 配線109と信号入力配線118との接続方向を相反させた場合でも、一方の配 線を必要により引き回すことなどで配線長を同等とすることは可能である。

[0079]

【発明の効果】

本発明の第1のメモリコントロール装置では、m個のデータ出力端子ごとにm

個の出力保持回路が個々に隣接されており、n個の信号出力端子ごとにn個の出力遅延回路が個々に隣接されていることにより、出力保持回路からデータ出力端子までの配線長と出力遅延回路から信号出力端子までの配線長とを同等とし、出力保持回路からデータ出力端子まで伝送されるデジタルデータと出力遅延回路から信号出力端子まで伝送される出力ストローブ信号との遅延を同等とすることができるので、同時に出力するデジタルデータと出力ストローブ信号とを正確に同期させることができる。

[0080]

本発明の第2のメモリコントロール装置では、m個のデータ出力端子ごとにm個の出力保持回路が個々に隣接されており、n個の信号出力端子のa個ごとに(n/a)個の出力遅延回路が個々に隣接されていることにより、出力保持回路からデータ出力端子までの配線長と出力遅延回路から信号出力端子までの配線長とを同等とし、出力保持回路からデータ出力端子まで伝送されるデジタルデータと出力遅延回路から信号出力端子まで伝送されるボジタルデータと出力遅延回路から信号出力端子まで伝送される出力ストローブ信号との遅延を同等とすることができるので、同時に出力するデジタルデータと出力ストローブ信号とを正確に同期させることができる。

[0081]

本発明の第3のメモリコントロール装置では、m個のデータ出力端子ごとにm個の出力保持回路が個々に隣接されており、n個の信号出力端子の2個ごとに(n/2)個の出力遅延回路が個々に隣接されていることにより、出力保持回路からデータ出力端子までの配線長と出力遅延回路から信号出力端子までの配線長とを同等とし、出力保持回路からデータ出力端子まで伝送されるデジタルデータと出力遅延回路から信号出力端子まで伝送される出力ストローブ信号との遅延を同等とすることができるので、同時に出力するデジタルデータと出力ストローブ信号とを正確に同期させることができる。

[0082]

本発明の第4のメモリコントロール装置では、入力遅延回路が入力ストローブ 信号を出力する位置と信号入力端子との中間の位置に入力保持回路が配置されて いるので、データ入力端子から入力保持回路まで伝送されるデジタルデータと信 号入力端子から入力遅延回路までと入力遅延回路と入力保持回路までの遅延が同等であり、デジタルデータと入力ストローブ信号との間のskewをなくすことができる。

[0083]

本発明の第5のメモリコントロール装置では、m個のデータ入力配線とm個の信号入力配線とが等長に形成されているので、データ入力端子から入力保持回路まで伝送されるデジタルデータと入力遅延回路から入力保持回路まで伝送される入力ストローブ信号との遅延が同等であり、デジタルデータと入力ストローブ信号とを正確に同期させることができる。

【図面の簡単な説明】

【図1】

本発明のメモリコントロール装置の実施の形態の要部を示す模式的な平面図である。

【図2】

他の要部を示す模式的な平面図である。

【図3】

メモリコントロール装置の全体構造を示す模式的な平面図である。

【図4】

- メモリコントロール装置の要部の実際の回路レイアウトを示す平面図である。 【図 5】
- メモリコントロール装置の第1の変形例の要部を示す模式的な平面図である。 【図 6】
- メモリコントロール装置の第2の変形例の要部を示す模式的な平面図である。 【図7】
- メモリコントロール装置の第3の変形例の要部を示す模式的な平面図である。 【図8】
- メモリコントロール装置の第4の変形例の要部を示す模式的な平面図である。 【図9】
- メモリコントロール装置の第5の変形例の要部を示す模式的な平面図である。

【図10】

従来例のメモリコントロール装置の全体構造を示す模式的な平面図である。

【図11】

従来例のメモリコントロール装置の要部を示す模式的な平面図である。

【図12】


メモリコントロール装置の各種信号を示すタイムチャートである。

【符号の説明】


- 100 メモリコントロール装置
- 105 データ入力端子およびデータ出力端子を兼用したデータ入出端子
- 106 信号入力端子および信号出力端子を兼用した信号入出端子
- 107 入力保持回路である初段 F F
- 108 出力保持回路である終段 FF
- 109 データ入力配線
- 110 データ出力配線
- 111 入力遅延回路
- 112 出力遅延回路
- 118 信号入力配線
- 121 データ記憶回路
- 122 クロック発生回路
- 123 遅延調整回路

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】 DDR-SDRAMなどにデジタルデータを入出力するメモリコントローラ装置において、クロック信号から生成するストローブ信号とデジタルデータとを正確に同期させることができる半導体記憶装置を提供する。

【解決手段】 多数のデータ出力端子105ごとに多数の出力保持回路108が個々に隣接されており、n個の信号出力端子106の2個ごとに(n/2)個の出力遅延回路112が隣接されている。従って、出力保持回路108からデータ出力端子105までの配線長と出力遅延回路112から信号出力端子106までの配線長とを同等とし、出力保持回路108からデータ出力端子105まで伝送されるデジタルデータと出力遅延回路112から信号出力端子106まで伝送されるデジタルデータと出力遅延回路112から信号出力端子106まで伝送される出力ストローブ信号との遅延を同等とすることができる。

【選択図】 図1

【書類名】 出願人名義変更届(一般承継)

【整理番号】 74310410

【提出日】 平成15年 1月27日

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-287331

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100088328

【弁理士】

【氏名又は名称】 金田 暢之

【電話番号】 03-3585-1882

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届に添付のものを援用する。

【物件名】 承継人であることを証明する承継証明書 1

【援用の表示】 平成15年1月20日提出の特願2002-31573

5の出願人名義変更届に添付のものを援用する。

【包括委任状番号】 0216444

【プルーフの要否】 要

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社



出願人履歷情報

識別番号 [302062931]

1. 変更年月日 2002年11月 1日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社